
コネクティビティはトランジスタに取って代わりました。 一番の変数 パフォーマンスを決定します。ヘテロジニアス・インテグレーションはチップ設計のルールを書き換え、半導体業界の力のバランスを再構築しています。
チップレットと高度なパッケージングに関するレポートを確認すると、次の 1 つのキーワードが繰り返し際立ちます。 異種統合。何十年もの間、半導体業界の主要テーマは「トランジスタの縮小」でした。現在、根本的な変化が進行中です。私たちはもはや、すべてを 1 つのチップ上に配置することに執着していません。代わりに、さまざまな機能を持つチップを一緒に「組み立て」ています。
これは妥協のように聞こえるかもしれませんが、実際には進化です。プロセスノードが物理的な限界に近づき、コストが急速に上昇し、システム要求がより複雑になるにつれて、単一の製造プロセスでは、パフォーマンス、電力、機能を同時に満たすことができなくなります。
ヘテロジニアス統合がソリューションとして登場しました。ロジック、メモリ、RF、フォトニクスがそれぞれ最適なプロセスで製造され、パッケージング レベルで統合されて完全なシステムが形成されます。この移行において、パッケージングはもはや単に「チップを接続する」だけではないことが明らかになりました。 チップ自体を再定義する。
パッケージングによって、帯域幅、消費電力、遅延、さらにはコンピューティング能力の最終的な制限さえも決定されるようになりました。チップレットや高度なパッケージングを個別に議論するのではなく、私たちはまったく新しい時代、つまりヘテロジニアス統合によって推進される半導体システムの時代に入りつつあります。
半導体の性能向上の主戦場は「トランジスタのスケーリング」から「パッケージングとシステムレベルの統合(チップレット+ヘテロジニアス・インテグレーション)」へと移りつつある。
このレポートでは、次の 3 つの根本原因が特定されています。
結論: モノリシック チップのアプローチはもはや実行可能ではありません。業界はシステムレベルのアセンブリに目を向ける必要があります。
レポートではそれを明確に定義しています。
プロセスや機能が異なるチップをシステムレベルで統合し、高性能化や機能拡張を実現します。
3 つの中心的な目標:
根本的な変化: チップは「単一のダイ」から「システム・イン・パッケージ」に進化します。
1.チップレットとは何ですか?
2. インターポーザー/アドバンストパッケージングの役割
重要な結論: パッケージングはもはや単なる「接続」ではなく、 システムパフォーマンスの決定要因。
明らかにトレンドは、水平方向の接続から垂直方向の積み重ねへの移行です。
性能はもはやトランジスタによって決まるのではなく、 接続性。4 つの主要な指標:
重要な結論: 将来の競争の中核はコンピューティング能力ではなく、 データ移動効率。
1. 電力供給効率
2. 損失源
結論: 電力供給パスは、システム パフォーマンスの主要なボトルネックになっています。
報告書全体は、次の 3 つの高レベルの判断に要約できます。
ムーアの法則が減速するにつれて、チップの将来はもはやトランジスタによって決定されなくなります。によって決定されます パッケージングおよびシステム統合能力。