まず  ページニュースCoWoS から 3D スタッキングまで: ヘテロジニアス統合によりチップ アーキテクチャと業界の境界が再形成される

CoWoS から 3D スタッキングまで: ヘテロジニアス統合によりチップ アーキテクチャと業界の境界が再形成される

CoWoS から 3D スタッキングへ: ヘテロジニアス統合によりチップ アーキテクチャが再形成される




コネクティビティはトランジスタに取って代わりました。 一番の変数 パフォーマンスを決定します。ヘテロジニアス・インテグレーションはチップ設計のルールを書き換え、半導体業界の力のバランスを再構築しています。

チップレットと高度なパッケージングに関するレポートを確認すると、次の 1 つのキーワードが繰り返し際立ちます。 異種統合。何十年もの間、半導体業界の主要テーマは「トランジスタの縮小」でした。現在、根本的な変化が進行中です。私たちはもはや、すべてを 1 つのチップ上に配置することに執着していません。代わりに、さまざまな機能を持つチップを一緒に「組み立て」ています。

これは妥協のように聞こえるかもしれませんが、実際には進化です。プロセスノードが物理的な限界に近づき、コストが急速に上昇し、システム要求がより複雑になるにつれて、単一の製造プロセスでは、パフォーマンス、電力、機能を同時に満たすことができなくなります。

ヘテロジニアス統合がソリューションとして登場しました。ロジック、メモリ、RF、フォトニクスがそれぞれ最適なプロセスで製造され、パッケージング レベルで統合されて完全なシステムが形成されます。この移行において、パッケージングはもはや単に「チップを接続する」だけではないことが明らかになりました。 チップ自体を再定義する

パッケージングによって、帯域幅、消費電力、遅延、さらにはコンピューティング能力の最終的な制限さえも決定されるようになりました。チップレットや高度なパッケージングを個別に議論するのではなく、私たちはまったく新しい時代、つまりヘテロジニアス統合によって推進される半導体システムの時代に入りつつあります。

報告書の核となるメッセージ

半導体の性能向上の主戦場は「トランジスタのスケーリング」から「パッケージングとシステムレベルの統合(チップレット+ヘテロジニアス・インテグレーション)」へと移りつつある。

なぜこのパラダイムシフトが起こるのでしょうか?

このレポートでは、次の 3 つの根本原因が特定されています。

  • ムーアの法則の減速:大型モノリシックチップは歩留まりの低下とコストの高騰に悩まされています。
  • システムの爆発的な複雑さ:設計、検証、製造サイクルが長くなりすぎます。
  • 進化するアプリケーションの要求: AI/HPC システムでは、ロジック、メモリ、RF、フォトニクスが連携して動作する必要があります。

結論: モノリシック チップのアプローチはもはや実行可能ではありません。業界はシステムレベルのアセンブリに目を向ける必要があります。

解決策: 異種混合統合 (HI)

レポートではそれを明確に定義しています。

プロセスや機能が異なるチップをシステムレベルで統合し、高性能化や機能拡張を実現します。

3 つの中心的な目標:

  • サイズの最適化
  • パフォーマンスの向上
  • 機能拡張

根本的な変化: チップは「単一のダイ」から「システム・イン・パッケージ」に進化します。

チップレット + 高度なパッケージング: コア パス

1.チップレットとは何ですか?

  • 高い IO 密度を備えた小型ダイ
  • モジュール設計と個別製造
  • より高い歩留まりとより低いコスト

2. インターポーザー/アドバンストパッケージングの役割

  • PCB よりもはるかに高密度の相互接続を実現
  • チップ間の超高速通信を可能にします

重要な結論: パッケージングはもはや単なる「接続」ではなく、 システムパフォーマンスの決定要因

テクノロジーの進化: 2D → 2.5D → 3D

  • 2D (平面統合): チップを並べて配置し、パッケージングで接続
  • 2.5D (インターポーザー): シリコン/有機/ガラスインターポーザー (CoWoS など)、高帯域幅の相互接続を可能にします
  • 3D(スタッキング): TSV / ハイブリッドボンディング、最大 100 万/mm² の超高接続密度

明らかにトレンドは、水平方向の接続から垂直方向の積み重ねへの移行です。

実際のパフォーマンスのボトルネック

性能はもはやトランジスタによって決まるのではなく、 接続性。4 つの主要な指標:

  • 相互接続密度: 並列データ チャネルの数
  • データレート: リンクあたりの速度
  • 帯域幅密度: 密度 × レート (最も重要)
  • ビットあたりのエネルギー: 送信の電力効率

重要な結論: 将来の競争の中核はコンピューティング能力ではなく、 データ移動効率

システムの重要な課題: 電力供給と熱管理

1. 電力供給効率

  • 従来のシステムでは 75 ~ 80% の効率しか達成できません
  • 電圧レギュレータはチップの近くに配置する必要がある (IVR)

2. 損失源

  • 伝送損失 ∝ I²R
  • 距離が離れると損失が急激に増加する

結論: 電力供給パスは、システム パフォーマンスの主要なボトルネックになっています。

業界の戦略的展望

報告書全体は、次の 3 つの高レベルの判断に要約できます。

  • 半導体は「システム時代」へ: トランジスタだけでなく、システムの相乗効果 (チップレット + パッケージング + 電力 + 熱) によって推進されます。
  • パッケージングが主戦場となる: システムの複雑さの 80 ~ 90% を占めます。パフォーマンス、コスト、信頼性が決まります。
  • AIは最強の触媒である: 極端な帯域幅、低遅延、低消費電力が要求され、3D パッケージング、チップレット、光インターコネクトが推進されます。

概要

ムーアの法則が減速するにつれて、チップの将来はもはやトランジスタによって決定されなくなります。によって決定されます パッケージングおよびシステム統合能力