- 日本語
-
表示言語を選択してください
RC 遅延と配線密度が物理的な限界に近づくにつれ、相互接続がチップのパフォーマンスに対する最大の制約として浮上しています。PowerVia は電力供給をダイの裏側に移し、信号と電力ネットワークの完全な分離を可能にします。
次世代の電力供給アーキテクチャに関する最近のレポートをレビューすると、1 つの結論が明確に際立っています。それは、私たちは長い間トランジスタの革新に焦点を当ててきましたが、チップの進歩に対する本当の障壁はもはやトランジスタ自体ではありません。
何十年もの間、半導体の物語はスケーリングに集中していました。FinFET、GAA、RibbonFET など、それぞれの構造上のブレークスルーはムーアの法則を拡張しました。しかし、先進ノードの課題を詳しく調べると、ますます多くの真実が明らかになります。トランジスタは改善を続けていますが、トランジスタとそれをサポートする電力ネットワークの間の相互接続が新たなボトルネックになっています。
この危機をさらに深刻なものにしているのは、この危機が 25 年以上にわたって蓄積されていることです。相互接続技術には、トランジスタ アーキテクチャに匹敵するような世代の飛躍は見られません。性能は低下し、コストは上昇し、配線リソースは配電によってますます圧迫されます。つまり、現代のチップ内の最も希少なリソースは、もはやトランジスタではなく、配線スペースです。
このような背景に対して、このレポートは大胆かつ論理的な解決策を提案しています。つまり、前面の配線が使い果たされている場合は、電力供給を背面に移すというものです。
これは単なるプロセスの微調整をはるかに超えたものです。これはアーキテクチャ上の革命を表しており、チップの基本レイアウトを完全に再設計し、フロントサイドからバックサイドへの電力供給に移行しています。これはおそらく、ムーア後の時代にパフォーマンスの限界を設定する決定的なステップとなるでしょう。
先進的なノードでは、チップ性能に対する本当の制限はもはやトランジスタではなく、相互接続と電力供給ネットワークです。Backside Power Delivery (BPN) は、次の重要な技術転換点です。
レポートは明確な業界トレンドから始まります。
重要なポイント: チップのパフォーマンスを制限する要因は、デバイスから接続および電力供給へと移行しました。
この文書は構造的な不均衡を強調しています。
一方:
核心的な矛盾は、相互接続がますます劣化し、より高価になっているにもかかわらず、依然として不可欠であるということです。
重要だが見落とされがちな問題:
根本的な問題は、電力供給がクラウディングアウトし、信号相互接続リソースと競合していることです。
電力ネットワークをフロントサイドからバックサイドに移動すると、次の 3 つの変革的な利点がもたらされます。
1. 完全なデカップリング
信号線と電力線が配線リソースをめぐって競合することはなくなりました。
2. 劇的なパフォーマンスの向上
IRドロップが5～20倍改善
RC遅延が大幅に減少
3. エリアとコストの最適化
配線リソースの 10 ～ 30% を解放します
ダイ面積が 8% ～ 19% 削減
これは相互接続の最適化ではなく、電力供給の完全な再構築です。
レポートでは、複数のアプローチを比較しています。
従来のソリューション
フロントサイドパワー (FPN)
埋設パワーレール (BPR)
制限: 一時的な緩和のみを提供し、長期的な傾向を逆転させることはできません
バックサイドパワー (BPN)
nTSV
PowerVia（量産性に優れています）
BSCON（今後の方向性）
PowerVia の利点:
結論: PowerVia は、バックサイド電源へのエンジニアリング的に最も実現可能なパスです。
レポートでは、次のような重大なトレードオフも認めています。
バックサイド電力は、パフォーマンスの向上と製造の複雑さの間の新しいバランスを表します。
